高速數據線(xiàn)的電路保護

IC行業(yè)正發(fā)生重大變化，特別是用于全新高速數據線(xiàn)的系統級芯片(SoC)，例如SuperSpeed USB、MHL、HDMI、DisplayPort和eSATA，需要使用最先進(jìn)的CMOS工藝。由于ESD保護電路無(wú)法根據摩爾定律按比例縮小，這些集成了ESD保護電路的SoC通常僅設計成在裝配工藝具有良好保護措施時(shí)無(wú)損。然而，更為嚴重的是，完整的系統——如手機、平板電腦或普通電腦等——在常溫環(huán)境條件下使用時(shí)極易遭受ESD沖擊。另外，接口SoC特別容易受到靜電放電的影響。本文討論高速數據線(xiàn)的某些應用需求，以及根據這些需求，保護設備應采用的型號和技術(shù)。

要獲得系統級的穩固度以抵抗場(chǎng)級ESD沖擊，根據IEC 61000-4-2標準，需采用專(zhuān)門(mén)的ESD保護器件，且最好放置在連接器后面（圖1）。

圖1：器件級和系統級ESD保護。ESD保護可降低ESD脈沖所產(chǎn)生的剩余箝位電壓。數據速率越快，SoC對該箝位電壓也就越敏感。要按照IEC61000-4-2標準來(lái)保護整個(gè)系統使其免受ESD沖擊，則ESD保護必須使ESD脈沖低于SoC的安全值。

對于想要理解SoC受何種保護程度的人來(lái)說(shuō)，ESD保護設備數據手冊中的IEC61000-4-2標準無(wú)法給出解答。它只給出了最大ESD脈沖，在該脈沖下，ESD保護器件自身無(wú)損。然而，根據IEC61000-4-2，當涉及帶ESD保護器件的系統和現代SoC的ESD脈沖保護時(shí)，目前較為普遍的是，ESD沖擊發(fā)生時(shí)外部保護設備無(wú)損但SoC因過(guò)壓而損壞。問(wèn)題是，如何才能有效保護這種情況下的SoC？

了解ESD保護和SoC之間相互作用的特點(diǎn)

首先，讓我們看看SoC的要求。高度集成的工藝具有較低的工作電壓，因此電路板上針對SoC的ESD保護在電壓極低時(shí)便開(kāi)始作出反應，以保護柵極氧化層不被過(guò)壓擊穿。工藝先進(jìn)SoC的工作頻率高意味著(zhù)它們將對ESD沖擊作出快速反應。結果便是，良好的外部ESD保護設備也需要對ESD脈沖作出極快的反應，這就需要具有較低的觸發(fā)和箝位電壓，并必須設計為可負載大部分ESD電流，以降低SoC的ESD電流負載。

在盡可能簡(jiǎn)單的模型里，SoC和ESD保護器件通過(guò)并聯(lián)方式連接。當靜態(tài)電流流過(guò)時(shí)，該電流為SoC和ESD器件所共有，并與它們的輸入電阻成反比。然而，由于兩者都會(huì )作出反應，SoC和ESD保護器件針對ESD脈沖的保護是非線(xiàn)性的，因此光有這個(gè)靜態(tài)模型是不夠的；波形記錄儀無(wú)法表示出單個(gè)設備——或整個(gè)系統——針對ESD脈沖的反應。除此之外，靜態(tài)測量也會(huì )導致被測設備(DUT)過(guò)早地被判定為不合格。

要確定被測設備在ESD事件下的動(dòng)態(tài)特性，可使用傳輸線(xiàn)路脈沖（或簡(jiǎn)稱(chēng)為T(mén)LP）測量作為標準表征工具。阻抗通常為50 Ω的已定義傳輸線(xiàn)路由TLP測量充電并且通過(guò)被測設備完成放電。要避免信號失真，首選恒定阻抗系統。它可以產(chǎn)生定義明確的矩形脈沖，輸出定義明確的電流和電壓值。重復該測量時(shí)如果采用更高電能，便可得到下一組電流-電壓值，直到完成I-V圖形，或者直到被測設備損壞。要在測量早期捕獲到被測設備的損壞情況——開(kāi)始時(shí)可能略為有所退化——可在每個(gè)TLP脈沖之后檢測漏電流。