究竟誰(shuí)握有最佳的半導體工藝技術(shù)？業(yè)界分析師們的看法莫衷一是。但有鑒于主題本身的復雜度以及芯片制造商傳遞的信息不明確，就不難了解為什么分析師的看法如此分歧了。
市場(chǎng)研究機構Linley Group首席分析師Linley Gwennap表示，英特爾(Intel)將在10nm工藝優(yōu)于臺積電(TSMC)與三星(Samsung)，就像在14nm時(shí)一樣。VLSI Research執行長(cháng)G. Dan Hutcheson認為，臺積電即將量產(chǎn)的10nm工藝將大幅超越英特爾的14nm節點(diǎn)，而且臺積電正以較英特爾更快的速度超前進(jìn)展。此外，International Business Strategies (IBS)創(chuàng )辦人兼執行長(cháng)Handel Jones則指出，英特爾與臺積電的10nm工藝技術(shù)性能旗鼓相當。
但各方均同意，有多種變量決定了組件如何制造，對于不同類(lèi)型芯片的影響也各不相同。分析師們還把責任歸咎于營(yíng)銷(xiāo)部門(mén)，認為他們經(jīng)常是讓情況變得更加模糊，而非厘清現實(shí)。
“事實(shí)上，沒(méi)有一種衡量方式能夠決定一項技術(shù)的性能、功耗與晶體管密度，”Jones說(shuō)，“金屬層M1間距十分重要，但局部互連也會(huì )影響到布線(xiàn)的閘極密度與性能；閘極間距對于閘極密度相當重要，但鰭片高度也明顯影響性能。”
“互連延遲正成為重大的挑戰，尤其是在10nm時(shí)有80%的性能都取決于互連延遲的影響，”他補充說(shuō)。
從Linley Group的衡量指標來(lái)看，英特爾比臺積電和三星更具優(yōu)勢（來(lái)源：Linley Group）
FinFET的高度與線(xiàn)寬可作為衡量技術(shù)節點(diǎn)與芯片制造商實(shí)力的良好指針。Hutcheson認同這一觀(guān)點(diǎn)，他并表示，SRAM的單元尺寸也值得考慮。
但是，“我認為技術(shù)進(jìn)展的終極衡量標準在于隨著(zhù)每一技術(shù)節點(diǎn)倍增密度的能力，”Hutcheson說(shuō)，“英特爾至今在每一節點(diǎn)都達到了這一目標。”
也就是說(shuō)，臺積電在10nm達到的M1金屬層間距已能“完整微縮(~70%)，領(lǐng)先英特爾的14nm，”Hutcheson強調，英特爾持續14nm節點(diǎn)也已經(jīng)2年了。
隨著(zhù)近期披露10nm與7nm計劃，“臺積電不僅證明擁有扳回勝局的魔力，同時(shí)還踩著(zhù)比任何人更快的進(jìn)展步調，”他補充說(shuō)。
同時(shí)，盡管在今年1月，一些廠(chǎng)商還不那么看好其16/14nm節點(diǎn)，但臺積電目前的16nm節點(diǎn)“在相同的時(shí)間架構下，已經(jīng)在營(yíng)收與良率方面雙雙超越了28nm，”他強調。
節點(diǎn)性能與名稱(chēng)無(wú)關(guān)？
Gwennap表示，技術(shù)節點(diǎn)的傳統衡量標準是晶體管尺寸，亦即所測得的最小閘極長(cháng)度。然而，歸功于市場(chǎng)營(yíng)銷(xiāo)的努力，如今的節點(diǎn)名稱(chēng)不再與閘極測量結果吻合了，“但其差距也不算太大——英特爾14nm工藝的閘極長(cháng)度約相當于三星(Samsung)的20nm。”
不過(guò)，Gwennap說(shuō)，臺積電和三星目前“在速度與密度方面都遠落后英特爾的14nm工藝，”以此來(lái)看，他認為三星的節點(diǎn)更適合稱(chēng)為17nm，臺積電則為19nm。“預計在10nm時(shí)的情況類(lèi)似...三星與臺積電將在速度與密度方面落后英特爾約一至半個(gè)節點(diǎn)。”
然而，光是最小閘極長(cháng)度并不足以決定一切，Chipworks資深研究員兼技術(shù)分析師Andy Wei表示，“定調一項技術(shù)是否最優(yōu)，高度取決于與面積微縮有關(guān)的工藝成本。而這可歸結為比較布線(xiàn)單元級的技術(shù)能力，以及達到該密度所需的成本，Chipworks正是以此作為基準。”
Linley Group認為，三星可望最先推出10nm工藝，但英特爾的表現會(huì )更優(yōu)（來(lái)源：Linley Group）
自從德州儀器(TI)為了如何衡量閘極長(cháng)度而戰，工藝節點(diǎn)的命名之爭已經(jīng)持續25年了。Hutcheson說(shuō)，TI采用有效閘極長(cháng)度，而硅谷芯片制造商則以更大的閘極長(cháng)度作為指標。
在1990年代，當線(xiàn)寬微縮至納米級時(shí)，“新的論據認為閘極長(cháng)度不再適用，因為蝕刻削薄而使M1金屬級間距成為更適合的標準——不過(guò)卻仍由閘極長(cháng)度決定性能。”
其后，臺積電宣稱(chēng)其40nm工藝比英特爾使用的45nm節點(diǎn)更好，但除了“更好”似乎也沒(méi)提出任何指標，Hutcheson指出，“從那時(shí)起，就一直有點(diǎn)像 是『各自表述』一樣。例如，Globalfoundries的32nm和28nm之間真正的差異是32nm是SOI工藝，28nm則是bulk工藝。”
臺積電已經(jīng)明確表示其16nm工藝采用20nm的后段工藝技術(shù)——FinFET晶體管層迭于頂部。在最近于圣荷西舉行的會(huì )議，臺積電表示，其7nm節點(diǎn)將會(huì )較其10nm工藝密度更高1.63倍，Chipworks的Wei說(shuō)，“這使得2種尺寸微縮0.7倍的性能提高還不到2倍，而節點(diǎn)名稱(chēng)微縮了0.7倍。”
“市場(chǎng)營(yíng)銷(xiāo)元素強烈影響節點(diǎn)的命名，而且著(zhù)眼于頂級規格，但設計工程師知道他們所選擇的技術(shù)優(yōu)點(diǎn)，”Jones表示。畢竟，“只要工藝技術(shù)快速、低功耗且低成本，那么怎么稱(chēng)呼都不重要。”
移動(dòng)設備訪(fǎng)問(wèn)
