隨著(zhù)工程師們競相解決錯綜復雜的相關(guān)問(wèn)題，醞釀了20年的新世代微影工具終于來(lái)到大量問(wèn)世前的最后一個(gè)階段──盡管極紫外光(EUV)步進(jìn)機的大量生產(chǎn)面臨復雜的問(wèn)題以及緊迫的時(shí)間，專(zhuān)家們仍然抱持樂(lè )觀(guān)態(tài)度。

好消息是，半導體產(chǎn)業(yè)界正眾志成城、積極推動(dòng)技術(shù)進(jìn)展；如比利時(shí)研究機構Imec的技術(shù)與系統執行副總裁An Steegen所言：“在過(guò)去，可能會(huì )有一家公司率先采用最新的半導體技術(shù)，但現在幾乎所有的邏輯工藝技術(shù)供貨商都跳進(jìn)來(lái)、咬緊牙關(guān)努力并勇于承擔風(fēng)險。”

Imec是荷蘭EUV微影設備大廠(chǎng)ASML的長(cháng)期合作伙伴，他們與晶圓代工廠(chǎng)、半導體供貨商攜手，現在的目標是解決該種有尺寸有一個(gè)房間大小、將用以制造新一代芯片的設備剩下的最后幾個(gè)主要問(wèn)題；Steegen在Imec年度技術(shù)論壇接受EE Times采訪(fǎng)時(shí)指出，這很像是在2008年問(wèn)世的FinFET晶體管，是很重大但充滿(mǎn)挑戰的半導體性能提升關(guān)鍵。

她表示：“人們比較過(guò)下世代節點(diǎn)的最糟情況以及舊節點(diǎn)的最佳情況，現在各方都同意FinFET是具備超高性能的組件；我學(xué)到的教訓是要對所有事情抱持懷疑態(tài)度…未來(lái)的半導體工藝技術(shù)還有足夠進(jìn)步空間，讓SoC設計工程師能得到他們想要的。”

而在筆者于Imec總部排隊等著(zhù)喝咖啡時(shí)與一位有32年工作資歷的EUV開(kāi)發(fā)老將閑聊時(shí)，他簡(jiǎn)單表示：“現在有很多壓力…但我們正在取得進(jìn)展。”

確實(shí)，三星(Samsung)的晶圓代工部門(mén)趕著(zhù)在今年底于7納米工藝導入EUV，該公司的目標是超越最大競爭對手臺積電(TSMC)，后者正利用現有的浸潤式微影設備進(jìn)行7納米設計案的投片；臺積電與另一家晶圓代工大廠(chǎng)GlobalFoundries也不落人后，他們打算在明年以EUV量產(chǎn)強化版的7納米工藝。

Imec預期，DRAM制造商會(huì )在D14+節點(diǎn)采用EUV技術(shù)──應該會(huì )在2021年內存半間距(half pitches)來(lái)到20納米以下時(shí)。

目前Imec有兩個(gè)技術(shù)開(kāi)發(fā)重點(diǎn)，有助于舒緩邊緣粗糙度(line-edge roughness)的問(wèn)題，并消除所謂的隨機效應(stochastics)、隨機誤差(random errors)等造成觸點(diǎn)漏失(create missing)、觸點(diǎn)斷續(kissing contacts)的缺陷。那些誤差在今年稍早于對下一代5納米節點(diǎn)十分關(guān)鍵的15納米臨界尺寸首度被發(fā)現，但研究人員表示他們也在7納米看到一樣的問(wèn)題。

Steegen預期將會(huì )有混合式解決方案出現，這種方案會(huì )采用掃描機設定、光阻劑材料以及后期處理等方法的結合，以接續斷裂的線(xiàn)路、將粗糙部分抹平或是填補漏失的觸點(diǎn)。

晶圓代工業(yè)者可以提供更高劑量的EUV光源──例如80 millijoules/cm2──以擴大工藝容許范圍(process window)，但這會(huì )讓生產(chǎn)速度減慢；Steegen表示：“第一次實(shí)作時(shí)的最高劑量決定權在于各家晶圓代工廠(chǎng)。”

de65

工程師正在利用一系列的光罩調整、步進(jìn)機設定、光阻劑選擇以及后期處理方法，來(lái)解決EUV的隨機誤差問(wèn)題 （來(lái)源：Imec）

混合式解決方案以及放寬的設計規則

Imec正在開(kāi)發(fā)能預測并定位隨機誤差可能在設計中出現的地方，以提供工藝容許范圍的視野；但尋找缺陷往往非常仰賴(lài)快速的電子束檢測系統(e-beam inspection systems)。

隨著(zhù)工藝節點(diǎn)來(lái)到單納米尺寸，研究人員開(kāi)始將缺陷歸因于為小細節；舉例來(lái)說(shuō)，一次EUV曝光中的光子數量，會(huì )影響化學(xué)放大光阻劑(chemically amplified resists)，而其他種類(lèi)的光阻劑性能也會(huì )因為所嵌入的金屬分子定向(orientation)而有所變化。

對此Steegen表示：“并非所有的光阻劑作用都一樣，它們因為不同基層而表現出的作用也會(huì )很獨特…我們仍在經(jīng)歷一些基礎性的學(xué)習。”

為了簡(jiǎn)化工藝世代轉移，GlobalFoundries采取分階段EUV策略，在相對較寬松的7納米節點(diǎn)只采用5層金屬；該公司首席技術(shù)官Gary Patton在Imec技術(shù)論壇上接受采訪(fǎng)時(shí)表示：“我們能夠以較低劑量運作并達到良好的生產(chǎn)量。”

Patton透露，GlobalFoundries將于今年稍晚采用浸潤式微影進(jìn)行首次7納米設計投片，是一款AMD處理器；接著(zhù)是一款I(lǐng)BM處理器，然后有數款ASIC。

GlobalFoundries將7納米節點(diǎn)的間距與SRAM單元制作得跟臺積電的很類(lèi)似，讓芯片設計業(yè)者如AMD能夠同時(shí)利用兩家晶圓代工廠(chǎng)；他表示，AMD“的需求會(huì )高于我們擁有的產(chǎn)能，所以我們對(AMD也委托臺積電生產(chǎn))這件事沒(méi)有意見(jiàn)。”

不過(guò)，GlobalFoundries在開(kāi)發(fā)10納米節點(diǎn)的同時(shí)會(huì )跳過(guò)5納米節點(diǎn)，該公司認為前者會(huì )有適度的遞增收益；而該公司正在為下一代工藝尋求財務(wù)與技術(shù)上的伙伴，有可能會(huì )朝3納米節點(diǎn)邁進(jìn)。

ab20

微影技術(shù)人員現在將良率問(wèn)題視為EUV需要考慮的首要議題 （來(lái)源：Imec）

在面對眾多挑戰的同時(shí)保持樂(lè )觀(guān)

盡管有重重挑戰，Patton仍保持樂(lè )觀(guān)；他認為，盡管智能型手機市場(chǎng)成長(cháng)趨緩，產(chǎn)業(yè)界已經(jīng)演變至進(jìn)入AI時(shí)代，“新的無(wú)晶圓廠(chǎng)IC公司暴增”。在此同時(shí)，GlobalFoundries的FD-SOI工藝將至今年底將擁有75家設計伙伴，目前已經(jīng)取得36件設計案。

“很多人去年都在場(chǎng)邊觀(guān)望FD-SOI是否做得成，而現在結果已經(jīng)很清楚；”Patton指出，該工藝技術(shù)能支持低至0.4V的設計，并在今年秋天量產(chǎn)Grade 2車(chē)規版本。

GlobalFoundries與Imec的高層對于整體半導體技術(shù)藍圖的進(jìn)展仍保持樂(lè )觀(guān)，不過(guò)有一些工程師開(kāi)始在公開(kāi)談?wù)?，晶體管速度的提升一般來(lái)說(shuō)已經(jīng)終結，晶體管密度與性能的進(jìn)展則是一個(gè)節點(diǎn)比一個(gè)節點(diǎn)減少。

對此Imec正在協(xié)助晶圓代工業(yè)者開(kāi)發(fā)一系列性能提升技術(shù)來(lái)補強，包括簡(jiǎn)化的單元軌(cell tracks)、埋入式電源軌(buried power rails)，以及芯片上電路堆棧(on-die circuit stacks)。

“一般來(lái)說(shuō)我并沒(méi)有看到報酬遞減，”Steegen表示：“我對于3納米與2納米邏輯工藝節點(diǎn)與內存技術(shù)藍圖發(fā)展感到樂(lè )觀(guān)，我們有足夠的資源…因此設計工程師會(huì )看到芯片面積的微縮，但他們可能需要在設計上做一些改變。”

因此Imec的芯片微縮核心項目，繼續每年以每年5~10%的速率成長(cháng)；Imec首席執行官Luc Van den Hove首席執行官表示：“十年前，我們預期我們在先進(jìn)CMOS工藝技術(shù)方面的工作會(huì )持平發(fā)展，因為產(chǎn)業(yè)整并的緣故，但情況恰恰相反。”他指出，Imec的相關(guān)項目因為AI加速器芯片以及DNA儲存等新題材而增加。