在Cadence日前的新產(chǎn)品媒體發(fā)布會(huì )上，Cadence介紹的第三代并行仿真平臺Xcelium便是一種通過(guò)加快測試速度來(lái)提高驗證效率的技術(shù)。在并行仿真技術(shù)的新時(shí)代中，工程師無(wú)需再擔憂(yōu)驗證會(huì )成為瓶頸。除了Xcelium，Cadence還重點(diǎn)介紹了其全新的基于FPGA的Protium S1原型驗證平臺。這兩款產(chǎn)品皆是Cadence今年3月初發(fā)布的。
“近幾年來(lái)，業(yè)界愈加注重早期軟件開(kāi)發(fā)，從而進(jìn)一步縮短整體項目時(shí)間，這也是我們開(kāi)發(fā)更先進(jìn)的硬件仿真和 FPGA 原型設計平臺的動(dòng)力所在。” Cadence公司系統與驗證事業(yè)部產(chǎn)品管理與運營(yíng)副總裁Michał Siwiński如是說(shuō)。
Cadence公司系統與驗證事業(yè)部產(chǎn)品管理與運營(yíng)副總裁Michał Siwiński
應對SoC 尺寸和復雜度的提升，并行仿真平臺Xcelium誕生
據Michał Siwiński介紹，第三代Xcelium仿真平臺源于收購Rocketick公司帶來(lái)的技術(shù)，是業(yè)內唯一正式發(fā)布的基于產(chǎn)品流片的并行仿真平臺?；诙嗪瞬⑿羞\算技術(shù)，Xcelium可以顯著(zhù)縮短SoC面市時(shí)間。
Xcelium仿真平臺具備以下優(yōu)勢，可以大幅加速系統開(kāi)發(fā)：
1.多核仿真，優(yōu)化運行時(shí)間，加快項目進(jìn)度：利用Xcelium可顯著(zhù)縮短執行時(shí)間，在寄存器傳輸級（RTL）仿真可平均提速3倍，門(mén)級仿真可提高5倍，DFT仿真可提高 10倍，節約項目時(shí)間達數周至數月。
2.應用廣泛：Xcelium仿真平臺支持多種最新設計風(fēng)格和IEEE標準，使工程師無(wú)需重新編碼即可提升性能。
3.使用方便：Xcelium仿真平臺的編譯流程將設計與驗證測試環(huán)境代碼分配至最優(yōu)引擎，并自動(dòng)選取最優(yōu)CPU內核數目，提高執行速度。
- 采用多項專(zhuān)利技術(shù)提高生產(chǎn)力（申請中）：優(yōu)化整個(gè)SoC驗證時(shí)間的新技術(shù)包括：為達到快速驗證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯。
“較Cadence上一代仿真平臺，Xcelium 單核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。” Michał Siwiński表示，Cadence Xcelium仿真平臺已經(jīng)在移動(dòng)、圖像、服務(wù)器、消費電子、物聯(lián)網(wǎng)（IoT）和汽車(chē)等多個(gè)領(lǐng)域的早期用戶(hù)中得到了成功應用，并通過(guò)產(chǎn)品流片驗證。他舉例稱(chēng)，如對于基于A(yíng)RM的SoC設計，在門(mén)級仿真獲得了4倍的性能提升，在RTL仿真獲得了5倍的性能提升。意法半導體的28nm FD-SOI SoC和ASIC設計，使用Cadence Xcelium并行仿真平臺，在串行模式DFT仿真中得到8倍的速度提升。
全新Xcelium仿真平臺是Cadence驗證套件家族的新成員，旨在幫助系統和半導體設計公司有效的開(kāi)發(fā)更完整、更具競爭力的終端產(chǎn)品。“Xcelium仿真平臺、JasperGold Apps、Palladium Z1企業(yè)級仿真平臺和Protium S1 FPGA原型驗證平臺共同構成了市場(chǎng)上最強大的驗證產(chǎn)品套件，幫助工程師加快設計創(chuàng )新的步伐。” Michał Siwiński說(shuō)。
Michał Siwiński直言，前兩代仿真技術(shù)都各自發(fā)展了 20 年左右，相信全新的并行仿真技術(shù)將也成為未來(lái) 20 年的仿真基礎。
驗證充當的是“健康體檢”的角色，FPGA原型驗證平臺Protium S1有何升級？
驗證在SoC設計的過(guò)程中是非常重要的一環(huán)。“過(guò)去業(yè)內有人說(shuō)驗證相當于‘買(mǎi)保險’，我個(gè)人覺(jué)得這個(gè)觀(guān)點(diǎn)是錯誤的，驗證實(shí)際上相當于是‘健康體檢’，提前發(fā)現問(wèn)題，并采取措施及時(shí)解決。要不然等到出現問(wèn)題就晚了。”Cadence全球副總裁亞太區總裁石豐瑜深入淺出地闡述了他對驗證的看法。
Cadence全球副總裁亞太區總裁石豐瑜
石豐瑜進(jìn)一步指出，過(guò)去，在芯片設計行業(yè)很少聽(tīng)到驗證，那是因為過(guò)去芯片并沒(méi)有像現在這么復雜，設計規模上一般幾百萬(wàn)門(mén)、幾千萬(wàn)門(mén)，通過(guò)仿真就可以找出大部分問(wèn)題，而且這些問(wèn)題大部分是功能上的問(wèn)題。但現在芯片越來(lái)越復雜，除了要運行OS、跑軟件，還要把芯片做的越來(lái)越小。此外，芯片的核數也越來(lái)越多，功耗就變成了一個(gè)突出的問(wèn)題。還有運行軟件時(shí)的帶寬是否足夠，等等。因此，芯片的復雜度大大增加，如果只是通過(guò)仿真來(lái)做，已經(jīng)無(wú)法完成。但是這些問(wèn)題一旦出現足以毀掉一個(gè)產(chǎn)品。因此，必須驗證。
“這些驗證已經(jīng)不僅僅是功能驗證，還包括功耗、帶寬、系統穩定性的驗證等?，F在驗證已經(jīng)是個(gè)無(wú)窮盡的活，是一條曲線(xiàn)，永遠無(wú)法逼近完美，但IC設計人員只能盡量去做，把那些大問(wèn)題盡早地找出來(lái)，并且幫助客戶(hù)解決。這也是Cadence推出這些產(chǎn)品的原因，并且已經(jīng)成為IC設計業(yè)不可或缺的一套工具。”石豐瑜直言，其實(shí)伴隨著(zhù)IC產(chǎn)業(yè)的發(fā)展，Cadence也遇到很多挑戰，尤其是在過(guò)去的5-10年，Cadence投入了很多研發(fā)經(jīng)費，也收購了一些優(yōu)秀的公司，推出了一些很好的產(chǎn)品。
石豐瑜表示，從28nm開(kāi)始，IC設計業(yè)開(kāi)始遇到更多的挑戰。“我們也在與客戶(hù)溝通，希望他們能早點(diǎn)為驗證時(shí)代的來(lái)臨做準備。未來(lái)，設計一顆芯片在驗證上的花費可能比在設計更多。”
此次，Cadence發(fā)布的全新基于FPGA的Protium S1原型驗證平臺，借由創(chuàng )新的實(shí)現算法，可顯著(zhù)提高工程生產(chǎn)效率。據介紹，Protium S1與Cadence Palladium Z1企業(yè)級仿真平臺前端一致，初始設計啟動(dòng)速度較傳統FPGA原型平臺提升80%。Protium S1采用Xilinx Virtex UltraScale FPGA技術(shù)，設計容量比上一代平臺提升6倍，性能提高2倍。
Michał Siwiński稱(chēng)，Protium S1平臺主要有以下優(yōu)勢來(lái)助力設計師進(jìn)一步提高生產(chǎn)力：
1.超高速原型設計：Protium S1平臺具備先進(jìn)的存儲單元建模和實(shí)現能力，可將原型設計啟動(dòng)時(shí)間從數月降至數日，大幅提前固件開(kāi)發(fā)日程。
2.方便使用與采納：Protium S1平臺和Palladium Z1共享一套通用編譯流程，現有編譯環(huán)境的重復利用率最高可達80%；兩個(gè)平臺之間保持前端流程高度一致。
3.創(chuàng )新的軟件調試能力：Protium S1平臺提供多種提高固件和軟件生產(chǎn)力的功能，包括存儲單元后門(mén)讀寫(xiě)、跨分區轉存波形、force-release語(yǔ)句，以及運行時(shí)鐘控制。
Michał Siwiński表示，“Protium S1 為軟件開(kāi)發(fā)團隊提供完整必需的軟硬件組件、全面集成的實(shí)現流程、更快的設計啟動(dòng)時(shí)間和最先進(jìn)的調試能力，使其可以提前數月交付更具吸引力的終端產(chǎn)品。”他透露，產(chǎn)品正式發(fā)布之前，Protium S1已被網(wǎng)絡(luò )、消費者類(lèi)和存儲類(lèi)市場(chǎng)多家廠(chǎng)商先期采用。
重視中國市場(chǎng) 加大在華研發(fā)力度
目前，Cadence在亞太區的銷(xiāo)售收入占了全球總收入的26%，北美所占的比例最大。不過(guò)，石豐瑜表示，中國已經(jīng)成為全球成長(cháng)最快的市場(chǎng)，Cadence在中國市場(chǎng)的成長(cháng)最快。
石豐瑜指出，和20年前相比，美國的IC產(chǎn)業(yè)結構已經(jīng)發(fā)生了很大變化，現在美國設計芯片的企業(yè)并不僅僅只有IC企業(yè)，很多系統公司又重新回來(lái)設計半導體，而以前他們希望盡快把半導體部門(mén)分出去。他稱(chēng)，之所以出現這種情況，是因為整個(gè)半導體產(chǎn)業(yè)鏈的垂直分工已經(jīng)非常明確，系統廠(chǎng)商不需要再自己做EDA工具，只需要專(zhuān)注在自己想要設計的芯片就可以了。
目前，Cadence正在加大在中國市場(chǎng)的投入。石豐瑜稱(chēng)，中國的系統廠(chǎng)商已經(jīng)成長(cháng)起來(lái)了，在全球也處于領(lǐng)先的地位。而這些廠(chǎng)商要么與國內的半導體廠(chǎng)商進(jìn)行深度合作，要么開(kāi)始自己設計芯片，這對整個(gè)國內半導體產(chǎn)業(yè)的發(fā)展也有很大的推進(jìn)作用。他進(jìn)一步稱(chēng)，“工具上的設計，必須要與客戶(hù)深度合作，國內有越來(lái)越多具有規模的廠(chǎng)商越往前引領(lǐng)潮流，與我們深度合作的機會(huì )越大。”
石豐瑜透露，目前在中國市場(chǎng)除了現場(chǎng)支持的工程師、銷(xiāo)售之外，也在把大部分研發(fā)轉到國內。“中國市場(chǎng)成長(cháng)很快，客戶(hù)需求很大，種類(lèi)也特別多，我們在國內把研發(fā)團隊建大建全是很自然的事情。北京、上海、深圳三個(gè)地方的員工加起來(lái)已有八九百人。”
